問:能否在200 ns內(nèi)開啟或關(guān)閉RF源?
答:在脈沖雷達(dá)應(yīng)用中,從發(fā)射到接收操作的過渡期間需要快速開啟/關(guān)閉高功率放大器(HPA)。典型的轉(zhuǎn)換時間目標(biāo)可能小于1 μs。傳統(tǒng)上,這是通過漏極控制來實(shí)現(xiàn)的。漏極控制需要在28 V至50 V的電壓下切換大電流。已知開關(guān)功率技術(shù)可以勝任這一任務(wù),但會涉及額外的物理尺寸和電路問題。在現(xiàn)代相控陣天線開發(fā)中,雖然要求盡可能低的SWaP(尺寸重量和功耗),但希望消除與HPA漏極開關(guān)相關(guān)的復(fù)雜問題。
本文提出了一種獨(dú)特但簡單的柵極脈沖驅(qū)動電路,為快速開關(guān)HPA提供了另一種方法,同時消除了與漏極開關(guān)有關(guān)的電路。實(shí)測切換時間小于200 ns,相對于1 μs的目標(biāo)還有一些裕量。其他特性包括:解決器件間差異的偏置編程能力,保護(hù)HPA免受柵極電壓增加影響的柵極箝位,以及用于優(yōu)化脈沖上升時間的過沖補(bǔ)償。
典型漏極脈沖配置
通過漏極控制開關(guān)HPA的典型配置如圖1所示。一個串聯(lián)FET開啟輸入HPA的高電壓??刂齐娐沸枰獙⑦壿嬰娖矫}沖轉(zhuǎn)換為更高電壓以使串聯(lián)FET導(dǎo)通。
此配置的難點(diǎn)包括:
控制電路的設(shè)計(jì)方法已是眾所周知且行之有效。然而,相控陣系統(tǒng)不斷期望集成封裝并降低SWaP,因此希望消除上述難點(diǎn)。實(shí)際上,人們的愿望是完全消除漏極控制電路。
圖1.傳統(tǒng)HPA脈沖漏極配置。
推薦柵極脈沖電路
柵極驅(qū)動電路的目標(biāo)是將邏輯電平信號轉(zhuǎn)換成合適的GaN HPA柵極控制信號。需要一個負(fù)電壓來設(shè)置適當(dāng)?shù)钠?u style="color: rgb(51, 51, 51) !important;">電流,以及一個更大的負(fù)電壓來關(guān)閉器件。因此,電路應(yīng)接受正邏輯電平輸入并轉(zhuǎn)換為兩個負(fù)電壓之間的脈沖。電路還需要克服柵極電容影響,提供急速上升時間,過沖應(yīng)極小或沒有。
對柵極偏置設(shè)置的擔(dān)憂是,偏置電壓的小幅增加可能導(dǎo)致HPA電流的顯著增加。這就增加了一個目標(biāo),即柵極控制電路應(yīng)非常穩(wěn)定,并有一個箝位器來防止受損。另一個問題是,設(shè)置所需漏極電流時,不同器件的最佳偏置電壓有差異。這種差異使得人們更希望有系統(tǒng)內(nèi)可編程柵極偏置特性。
圖2.推薦HPA柵極驅(qū)動電路。
圖2所示電路達(dá)成了所述的全部目標(biāo)。運(yùn)算放大器U1使用反相單負(fù)電源配置。利用一個精密DAC設(shè)置運(yùn)算放大器基準(zhǔn)電壓,以實(shí)現(xiàn)V+引腳上的增益。當(dāng)邏輯輸入為高電平時,運(yùn)算放大器箝位到負(fù)供電軌。當(dāng)輸入為低電平時,運(yùn)算放大器輸出接近一個小的負(fù)值,該值由電阻值和DAC設(shè)置決定。反相配置是故意選擇的,目的是當(dāng)邏輯輸入為低電平或接地時開啟HPA,因?yàn)檫壿嫷碗娖降碾妷翰町愋∮谶壿嫺唠娖?。采用軌到軌運(yùn)算放大器,它具有較大壓擺率和足夠的輸出電流驅(qū)動能力,適合該應(yīng)用。
元件值選擇如下:
圖3.測試設(shè)置。
實(shí)測數(shù)據(jù)
用于驗(yàn)證電路的測試設(shè)置如圖3所示。對精密DAC、運(yùn)算放大器和HPA使用評估板。一個脈沖發(fā)生器用于模擬1.8 V邏輯信號。信號發(fā)生器連續(xù)工作,利用一個輸入帶寬高于RF頻率的RF采樣示波器測量HPA對RF信號的開啟/關(guān)閉。
測試所用的元器件值參見表1。
表1.所用元器件值
實(shí)測開啟時間如圖4所示。時間標(biāo)度為每格500 ns,RF信號的上升時間小于200 ns。對于測量從柵極脈沖開始到RF脈沖上升沿結(jié)束的時間的系統(tǒng),可以看到開啟時間約為300 ns,這說明系統(tǒng)分配1 μs用于發(fā)射到接收轉(zhuǎn)換會有相當(dāng)可觀的裕量。
圖4.實(shí)測HPA開啟時間。
圖5.實(shí)測HPA關(guān)閉時間。
實(shí)測關(guān)閉時間如圖5所示。時間標(biāo)度同樣是每格500 ns,下降時間明顯快于上升時間,同樣遠(yuǎn)小于200 ns,說明系統(tǒng)分配1 μs用于發(fā)射到接收轉(zhuǎn)換會有相當(dāng)可觀的裕量。
布局考慮
對一個代表性布局做了尺寸研究,如圖6所示。柵極脈沖電路的運(yùn)算放大器部分放置在通向HPA輸入的RF路徑附近。精密DAC未顯示出來,假定其放置在控制部分中,為多個發(fā)射通道提供輸入。布局研究表明,可將該電路添加到實(shí)際的低成本PWB實(shí)現(xiàn)方案中,發(fā)射RF電路所需的額外空間極小。
圖6.物理尺寸分配。
結(jié)語
本文提出了一種獨(dú)特的柵極脈沖電路,并進(jìn)行了HPA快速開/關(guān)評估。
其特性包括:
先進(jìn)電子系統(tǒng)集成度不斷提高,要求縮小物理尺寸,因此可以想象,這種電路及其方法的其他變化,將開始在需要快速HPA轉(zhuǎn)換時間的相控陣應(yīng)用中激增。